Thèse Année : 2024

Study of the influence of the buried-gate power GaN MOS-HEMT architecture on the physical properties and electrical performance of the devices

Etude de l'influence de l'architecture des MOS-HEMT GaN de puissance à grille enterrée sur les propriétés physiques et les performances électriques des composants.

Résumé

The lateral MOS-HEMT architecture with etched gate ("normally-off") in gallium nitride (GaN), currently under development at CEA-Leti on 200mm silicon substrates, aims to meet the growing electrification needs in response to the high demand for medium-to-high voltage power converters (>200V). The targeted applications include phone chargers, laptop chargers, onboard chargers for electric vehicles, photovoltaic micro-inverters, etc., which require more efficient converters than those currently based on silicon technology. The objective of this thesis is to study the influence of the MOS-HEMT architecture on the physical properties and electrical performance. The focus is on optimizing the on-state resistance of the transistors (RON), with a global perspective on maintaining blocking properties (RON/BV) and the "normally-off" behavior of the components (RON/VTH). Two main areas are studied. The first concerns the gate channel resistance, which depends on the etching, influencing the morphology and the channel mobility, along with the contribution of the dielectric/GaN interface quality (µ≤ 250 cm2.V−1.s−1). Variations in gate morphology, such as angle (90° to 60°), depth (50nm to 350nm), channel crystallographic orientation, and the impact of fabrication processes (ICP-RIE, ALE, cleaning) were studied through electrical measurements IDS(VG), C(VG), IDS(VDS) in blocking mode, and were then simulated and modeled using TCAD. A mobility extraction method around the gate was proposed, showing better mobility at the bottom of the gate (≤190 cm2.V−1.s−1 at 25°C) compared to the sidewalls (≤ 93 cm2.V−1.s−1 at 25°C). Additionally, correlations between electrical parameters (RON, VTH, SS) and design were established, showing a better RON/leakage compromise with an intermediate etching depth of 150nm and a gate length of 0.5µm (RON=8.1Ω.mm at 25°C and 15.2 Ω.mm at 150°C). The second area focuses on the transistor's access resistance, linked to the properties of the AlGaN/AlN/GaN heterojunction and polarization mechanisms responsible for the 2D electron gas (2DEG) at the AlN/GaN interface. Several technological variations of the heterojunction, including the AlN layer thickness (0.7nm to 1.5nm), AlGaN barrier (7nm to 24nm), aluminum percentage (24% to 60%), and doping, were electrically characterized using 5-point I(VG) and C(VG) measurements on Van der Pauw structures at 25°C and 150°C. 1D Poisson-Schrödinger simulations were also used to assess the interface polarization charge and identify improvement levers for this 2DEG resistance. A minimum value of 213Ω/◻ was obtained at 25°C for 60% aluminum (µ=1591 cm2.V−1.s−1 and nS =18.3×1012cm−2) and 455Ω/◻ at 150°C (µ=774 cm2.V−1.s−1 and nS = nS =17.7×1012cm−2), reducing RON by 2.1Ω.mm at 150°C. In conclusion, the results of this thesis open up new perspectives for future generations of GaN transistors, both in terms of performance optimization and manufacturing process improvements.
L’architecture latérale MOS-HEMT à grille gravée en nitrure de gallium (GaN), en cours de développement au CEA-Leti sur des substrat silicium de 200mm, vise à répondre aux besoins croissants d’électrification dans un contexte de forte demande pour des convertisseurs de puissance moyenne-haute tension (>200V). Les applications ciblées, incluent les chargeurs de téléphones, d'ordinateurs portables, les chargeurs embarqués pour les véhicules électriques, les micro-onduleurs photovoltaïques, etc., qui nécessitent des convertisseurs de meilleur rendement que ceux actuellement basés sur la technologie silicium. L’objectif de cette thèse, est d’étudier l'influence de l'architecture MOS-HEMT sur les propriétés physiques et les performances électriques. L’accent est mis sur l’optimisation de la résistance à l’état-passant des transistors (RON), qui est envisagée dans une perspective globale afin de maintenir les propriétés de blocage (RON/BV), et le comportement « normally-off » des composants (RON/VTH). Deux axes majeurs sont étudiés. Le premier concerne la résistance du canal de grille qui dépend de la gravure, qui elle-même joue sur la morphologie, et sur les mobilités du canal, auxquelles s’ajoute la contribution de la qualité de l’interface diélectrique/GaN (µ≤ 250cm2.V−1.s−1). Des variantes de cette morphologie de grille tels que l’angle (90° à 60°), la profondeur (50nm à 350nm), l’orientation cristallographique du canal, ainsi que l'impact des procédés de fabrication (ICP-RIE, ALE, nettoyage), ont été étudiées via des mesures électriques IDS(VG), C(VG), IDS(VDS) en blocage, puis simulées et modélisées sous TCAD. Une méthode d'extraction des contributions de mobilité autour de la grille a été proposée, et montre une meilleure mobilité du fond de la grille (≤190 cm2.V−1.s−1 à 25°C) comparée à celle liée aux flancs (≤ 93 cm2.V−1.s−1 à 25°C). De plus des corrélations entre les paramètres électriques (RON, VTH, SS) et le design ont été établies, et montrent un meilleur compromis RON/fuites de grille/source en régime bloqué à forte tension de drain, avec une profondeur de gravure intermédiaire de 150nm pour une longueur de grille de 0.5µm (RON=8.1Ω.mm à 25°C et 15.2 Ω.mm à 150°C). Le second axe porte sur la résistance des accès du transistor, liée aux propriétés de l’hétérojonction AlGaN/AlN/GaN et aux mécanismes de polarisation à l’origine du gaz d’électrons 2D à l’interface AlN/GaN (2DEG). Plusieurs variantes technologiques de l’hétérojonction incluant l’épaisseur de la couche AlN (0.7nm à 1.5nm), de la barrière AlGaN (7nm à 24nm), le pourcentage d’aluminium (24% à 60%), et le dopage, ont été caractérisées électriquement par des mesures 5 pointes I(VG) et C(VG) sur des structures Pan der Pauw à 25°C et 150°C. Des simulations Poisson-Schrödinger 1D ont également permis d’évaluer la charge d’interface de polarisation et de d’identifier les leviers d’amélioration de cette résistance 2DEG. Une valeur minimale de 213Ω/◻ été obtenue à 25°C pour le pourcentage de 60% d’aluminium (µ=1591 cm2.V−1.s−1 et nS =18.3×1012cm−2) et de 455 Ω/◻ à 150°C (µ=774 cm2.V−1.s−1 et nS =17.7×1012 cm−2), réduisant le RON de 2.1Ω.mm à 150°C. En conclusion, les résultats de cette thèse ouvrent la voie à de nouvelles perspectives pour les futures générations de transistors GaN, tant en termes d'optimisation des performances que d'amélioration des procédés de fabrication.
Fichier principal
Vignette du fichier
PIOTROWICZ_CLEMENTINE_2024.pdf (8.29 Mo) Télécharger le fichier
Origine Version validée par le jury (STAR)

Dates et versions

tel-04891063 , version 1 (16-01-2025)

Identifiants

  • HAL Id : tel-04891063 , version 1

Citer

Clémentine Piotrowicz. Etude de l'influence de l'architecture des MOS-HEMT GaN de puissance à grille enterrée sur les propriétés physiques et les performances électriques des composants.. Electronique. Université de Bordeaux, 2024. Français. ⟨NNT : 2024BORD0269⟩. ⟨tel-04891063⟩
0 Consultations
0 Téléchargements

Partager

More