Enhanced TERO-PUF design and characterization with FPGA - CNRS - Centre national de la recherche scientifique Accéder directement au contenu
Communication Dans Un Congrès Année : 2015
Fichier non déposé

Dates et versions

hal-01382969 , version 1 (17-10-2016)

Identifiants

  • HAL Id : hal-01382969 , version 1

Citer

Cedric Marchand, A. Cherkaoui, Lilian Bossuet. Enhanced TERO-PUF design and characterization with FPGA. Workshop on Trustworthy Manufacturing and Utilization of Secure Devices, TRUDEVICE 2015 (Workshop of Date 2015), Mar 2015, Grenoble, France. ⟨hal-01382969⟩
125 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More