A Hybrid Fault Tolerant Architecture for Robustness Improvement of Digital Circuits - CNRS - Centre national de la recherche scientifique Accéder directement au contenu
Communication Dans Un Congrès Année : 2011

A Hybrid Fault Tolerant Architecture for Robustness Improvement of Digital Circuits

Fichier non déposé

Dates et versions

lirmm-00679513 , version 1 (15-03-2012)

Identifiants

  • HAL Id : lirmm-00679513 , version 1

Citer

Ahn Duc Tran, Arnaud Virazel, Alberto Bosio, Luigi Dilillo, Patrick Girard, et al.. A Hybrid Fault Tolerant Architecture for Robustness Improvement of Digital Circuits. GDR SOC-SIP'11 : Colloque GDR SoC-SiP, Lyon, France. ⟨lirmm-00679513⟩
102 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More