Synchronous Non-Volatile Logic Gate Design Based on Resistive Switching Memories - CNRS - Centre national de la recherche scientifique Accéder directement au contenu
Article Dans Une Revue IEEE Transactions on Circuits and Systems I: Regular Papers Année : 2014

Synchronous Non-Volatile Logic Gate Design Based on Resistive Switching Memories

Weisheng Zhao
  • Fonction : Auteur
  • PersonId : 1007783
Jacques-Olivier Klein
  • Fonction : Auteur
  • PersonId : 988683
Damien Querlioz
Fichier non déposé

Dates et versions

hal-01743999 , version 1 (26-03-2018)

Identifiants

Citer

Weisheng Zhao, Mathieu Moreau, Erya Deng, Yue Zhang, Jean-Michel Portal, et al.. Synchronous Non-Volatile Logic Gate Design Based on Resistive Switching Memories. IEEE Transactions on Circuits and Systems I: Regular Papers, 2014, 61 (2), pp.443 - 454. ⟨10.1109/TCSI.2013.2278332⟩. ⟨hal-01743999⟩
89 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More